PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-236467

(43)Date of publication of application: 29.08.2000

(51)Int.Cl.

H04N 5/225 G06F 12/02 G06T 1/60 H04N 5/781 H04N 5/91 H04N 5/92

(21)Application number: 11-038044

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:


17.02.1999

(72)Inventor: KAKU JUNYA

(54) DIGITAL CAMERA

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the time interval after a shutter button is operated until corresponding image data are recorded on a memory card. SOLUTION: When a shutter button 58 is fully depressed, a CPU 42 conducts write processing to write image data corresponding to an object image at the moment of full depression to an SDRAM 28 and recording processing to record the image data written in the SDRAM 28 to a memory card 48. The write processing includes compression of YUV data outputted from a signal processing circuit 22 and compressed data write to the SDRAM 28 or other processing. On the other hand, the recording processing includes the compressed data read from the SDRAM 28 and recording of the read compressed data to the memory card 48 or the like. The CPU 42 is installed with a multi-task OS such as a μ iTRON (registered trademark), which can conduct the write processing and the recording processing as above in parallel.



LEGAL STATUS

[Date of request for examination] 20.01.2000

[Date of sending the examiner's decision of 25.02.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3631034

[Date of registration] 24.12.2004

[Number of appeal against examiner's decision 2003-04902

of rejection]
[Date of requesting appeal against examiner's 26.03.2003 decision of rejection]
[Date of extinction of right]

(19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-236467 (P2000-236467A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.Cl.7		識別記号	FΙ					テーマコート*(参考)		
H04N	5/225			H04	1 N	5/225		F	5 B O 4 7	
G06F	12/02	5 3 0		G 0 6	5 F	12/02		530A	5B060	
G06T	1/60					15/64		450F	5 C O 2 2	
H04N	5/781			H04	4 N	5/781		510	5 C O 5 3	
	5/91					5/91		J		
	.,		審查請求	有	請求	項の数12	OL	(全 15 頁)	最終頁に続く	
(21)出願番号		特顧平11-38044		(71)出願人 0000018 三洋電				숙차		-
(22)出顧日		平成11年2月17日(1999.2.17)		(72)	発明者	大阪府 郭 順	大阪府守口市京阪本通2丁目5番5号			
						洋電機	株式会	社内		

(74)代理人 100090181

弁理士 山田 義人

Fターム(参考) 5B047 AA30 EB02 EB20

5B060 AA09 AC13 DA08 50022 AA13 AC00 AC31 AC69

50053 FA08 FA27 GB36 KA04 KA24


LA01

(54) 【発明の名称】 ディジタルカメラ

(57)【要約】

【構成】 シャッタボタン58が全押しされると、CP U42は、全押し時点の被写体像に対応する画像データ をSDRAM28に書き込む書き込み処理、ならびにS DRAM28に書き込まれた画像データをメモリカード 48に記録する記録処理を行う。書き込み処理には、信 号処理回路22から出力されるYUVデータの圧縮、圧 縮データのSDRAM28への書き込みなどが含まれ る。一方、記録処理には、SDRAM28からの圧縮デ ータの読み出し、読み出された圧縮データのメモリカー ド48への記録等が含まれる。CPU42には、μiT RON(登録商標)のようなマルチタスクOSが搭載さ れ、このような書き込み処理および記録処理が並行して 行われる。

【効果】 シャッタボタンが操作されてから対応する画 像データがメモリカードに記録されるまでの時間を短縮 できる。



【特許請求の範囲】

【請求項1】撮影指示を入力する第1入力キー、

前記撮影指示に基づいて被写体像を撮影する撮影回路、 内部メモリ、および前記被写体像の画像信号を前記内部 メモリに書き込む書き込み処理および前記内部メモリの 画像信号を記録媒体に記録する記録処理を並行して行う マルチタスクCPUを備える、ディジタルカメラ。

【請求項2】前記書き込み処理は、撮影指示の入力を所定タイミングで判別する撮影指示判別処理、前記撮影指示判別処理の処理結果に応じて前記撮影回路を能動化する撮影能動化処理、前記画像信号を前記内部メモリに書き込む画像書き込み処理、および前記画像信号のアドレス情報を管理する管理テーブルを作成する作成処理を含む

前記記録処理は、前記管理テーブルに基づいて前記画像 信号を前記内部メモリから読み出す画像読み出し処理、 および前記画像読み出し処理によって読み出された前記 画像信号を前記記録媒体に記録する画像記録処理を含 む、請求項1記載のディジタルカメラ。

【請求項3】前記書き込み処理は、前記内部メモリに書き込まれかつ未だ記録処理が行われていない画像信号の信号量を前記管理テーブルに基づいて判別する信号量判別処理、および前記信号量判別処理の処理結果に応じて前記書き込み処理を中断する中断処理をさらに含む、請求項2記載のディジタルカメラ。

【請求項4】前記信号量判別処理は、前記信号量が第1 所定値を超えたかどうかを判別する第1判別処理、およ び前記信号量が第2所定値を超えたかどうかを判別する 第2判別処理を含み、

前記中断処理は、前記信号量が前記第1所定値を超えたとき所定のタイミング信号が発生するまで前記書き込み処理を中断する第1中断処理、および前記信号量が前記第1所定値よりも大きい第2所定値を超えたとき前記記録処理が終了するまで前記書き込み処理を中断する第2中断処理を含む、請求項3記載のディジタルカメラ。

【請求項5】前記撮影回路の出力を圧縮する圧縮回路を さらに備え、

前記画像書き込み処理は、前記圧縮回路を能動化する圧縮能動化処理、および前記圧縮回路から出力された圧縮 画像信号を前記内部メモリに書き込む圧縮画像書き込み 処理を含む、請求項2ないし4のいずれかに記載のディ ジタルカメラ。

【請求項6】前記書き込み処理は、前記画像書き込み処理の後に前記記録媒体の残容量を予測する予測処理をさらに含む、請求項5記載のディジタルカメラ。

【請求項7】前記書き込み処理は前記圧縮画像信号のサイズを検出する検出処理をさらに含み、

前記予測処理は、前記圧縮画像信号のサイズに基づいて 前記残容量を算出する残容量算出処理を含む、請求項6 記載のディジタルカメラ。 【請求項8】前記書き込み処理は、前記残容量に基づいて記録可能な画像枚数を算出する枚数算出処理、および前記画像枚数をモニタに表示する表示処理をさらに含む、請求項6または7記載のディジタルカメラ。

【請求項9】撮影条件の調整指示を入力する第2入力キーをさらに備え、

前記書き込み処理は、前記調整指示の入力を所定タイミングで判別する調整指示判別処理、前記調整指示判別処理の処理結果に応じて前記撮影条件を調整する調整処理、および前記撮影指示判別処理の処理結果に応じて前記調整指示判別処理を不能化する第1不能化処理をさらに含む、請求項2ないし8のいずれかに記載のディジタルカメラ。

【請求項10】前記書き込み処理は、前記撮影指示判別処理によって所定の処理結果が得られた第1タイミングを検出する第1検出処理、前記調整指示判別処理によって所定の処理結果が得られた第2タイミングを前記第1タイミングの後に検出する第2検出処理、および前記第1タイミングおよび前記第2タイミングの差分に応じて前記調整処理を不能化する第2不能化処理をさらに含む、請求項9記載のディジタルカメラ。

【請求項11】前記所定の処理結果はいずれも入力有りを示す判別結果である、請求項10記載のディジタルカメラ。

【請求項12】前記記録媒体は着脱可能である、請求項 1ないし11のいずれかに記載のディジタルカメラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、ディジタルカメラに 関し、特にたとえば、撮影指令に応答して被写体を撮影 し、撮影画像信号を記録媒体に記録する、ディジタルカ メラに関する。

[0002]

【従来の技術】従来のディジタルカメラでは、被写体像はCCDイメージャのようなイメージセンサによって撮影され、撮影された画像信号は、所定の信号処理を施された後、CPUによって記録媒体に記録されていた。

[0003]

【発明が解決しようとする課題】しかし、記録媒体の多くは着脱可能であり、このような記録媒体はインタフェースを介してCPUと接続される。このため、従来技術では、画像信号の記録に時間がかかり、この結果、シャッタボタンの操作間隔つまり撮影間隔が長くなるという問題があった。

【0004】それゆえに、この発明の主たる目的は、撮影間隔を短縮することができる、ディジタルカメラを提供することである。

[0005]

【課題を解決するための手段】この発明は、撮影指示を 入力する第1入力キー、撮影指示に基づいて被写体像を 撮影する撮影回路、内部メモリ、および被写体像の画像 信号を内部メモリに書き込む書き込み処理および内部メ モリの画像信号を記録媒体に記録する記録処理を並行し て行うマルチタスクCPUを備える、ディジタルカメラ である。

[0006]

【作用】第1入力キーによって撮影指示が入力されると、撮影回路が被写体像を撮影する。被写体像の画像信号は、前記内部メモリに一旦書き込まれ、その後記録媒体に記録される。画像信号を内部メモリに書き込む書き込み処理および内部メモリの画像信号を記録媒体に記録する記録処理は、マルチタスクCPUによって並行して行われる。

【〇〇〇7】この発明のある局面では、書き込み処理は、撮影指示の入力を所定タイミングで判別する撮影指示判別処理、撮影指示判別処理の処理結果に応じて撮影回路を能動化する撮影能動化処理、画像信号を内部メモリに書き込む画像書き込み処理、および画像信号のアドレス情報を管理する管理テーブルを作成する作成処理を含む。また、記録処理は、管理テーブルに基づいて画像信号を内部メモリから読み出す画像読み出し処理、および画像読み出し処理によって読み出された画像信号を記録媒体に記録する画像記録処理を含む。

【0008】つまり、書き込み処理によって内部メモリに書き込まれた画像信号のアドレス情報は、管理テーブルによって管理される。記録処理においては、このような管理テーブルに基づいて画像信号が内部メモリから読み出される。したがって、書き込み処理および記録処理が互いに独立しているにも拘わらず、画像信号は適切に記録される。

【0009】この発明のある実施例では、書き込み処理は、内部メモリに書き込まれかつ未だ記録処理が行われていない画像信号の信号量を管理テーブルに基づいて判別する信号量判別処理、および信号量判別処理の処理結果に応じて書き込み処理を中断する中断処理をさらに含む。さらに、信号量判別処理は、信号量が第1所定値を超えたかどうかを判別する第2判別処理、および信号量が第2所定値を超えたかどうかを判別する第2判別処理を含み、中断処理は、信号量が第1所定値を超えたとき所定のタイミング信号が発生するまで書き込み処理を中断する第1中断処理、および信号量が第1所定値よりも大きい第2所定値を超えたとき記録処理が終了するまで書き込み処理を中断する第2中断処理を含む。

【0010】つまり、記録処理を施されていない画像信号が内部メモリに蓄積され、内部メモリの残容量がなくなってきたとき、書き込み処理が中断され、記録処理が集中して行われる。未処理の信号量が第1所定値を超えたときは所定のタイミング信号が発生するまで書き込み処理が中断され、信号量が第1所定値よりも大きい第2所定値を超えたときは記録処理が終了するまで書き込み

処理が中断される。

【0011】この発明の他の実施例では、圧縮回路が撮影回路の出力を圧縮する。このとき、画像書き込み処理は、圧縮回路を能動化する圧縮能動化処理、および圧縮回路から出力された圧縮画像信号を内部メモリに書き込む圧縮画像書き込み処理を含む。このように圧縮回路が撮影回路の出力を圧縮することで、サイズが縮小された圧縮画像信号が短時間で生成される。つまり、高速で圧縮処理が行われ、かつ信号量が小さくなる。

【0012】また、書き込み処理は、前記画像書き込み処理の後に前記記録媒体の残容量を予測する予測処理を含む。この予測処理では、圧縮画像信号のサイズに基づいて残容量が算出される。このような予測処理に要する時間は、記録媒体に実際にアクセスして残容量を検出するよりも短い。書き込み処理は、残容量に基づいて記録可能な画像枚数を算出する枚数算出処理、および画像枚数をモニタに表示する表示処理をさらに含む。オペレータは、モニタに表示された画像枚数によってこれ以降に撮影できる枚数を把握する。

【0013】この発明のその他の実施例では、撮影条件の調整指示を入力する第2入力キーがさらに備えられる。また、書き込み処理は、調整指示の入力を所定タイミングで判別する調整指示判別処理、調整指示判別処理の処理結果に応じて撮影条件を調整する調整処理、および撮影指示判別処理の処理結果に応じて調整指示判別処理を不能化する第1不能化処理をさらに含む。

【0014】撮影指示および調整指示の入力はそれぞれ、所定のタイミングで判別される。オペレータが撮影指示ではなく調整指示を入力した場合、この調整指示に基づいて撮影条件が調整される。しかし、オペレータが前回の撮影指示に続いて速いタイミングで撮影指示を入力したときは、撮影条件の調整処理が不能化される。つまり、今回の撮影指示に応答して、画像書き込み処理および管理テーブル作成処理が行われる。

【0015】書き込み処理はさらに、撮影指示判別処理によって所定の処理結果が得られた第1タイミングを検出する第1検出処理、調整指示判別処理によって所定の処理結果が得られた第2タイミングを第1タイミングの後に検出する第2検出処理、および第1タイミングおよび第2タイミングの差分に応じて調整処理を不能化する第2不能化処理を含む。所定の処理結果はいずれも入力有りを示す判別結果である。

【0016】つまり、前回の撮影指示の入力タイミングと今回の調整指示の入力タイミングが短ければ、調整処理が不能化される。そして、今回の撮影指示に応答して、画像書き込み処理および管理テーブル作成処理が行われる。

[0017]

【発明の効果】この発明によれば、画像信号を内部メモリに書き込む書き込み処理および内部メモリの画像信号

を記録媒体に記録する記録処理を並行して行うようにしたため、撮影間隔を短縮することができる。この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

[0018]

【実施例】図1を参照して、この実施例のディジタルカメラ10は、フォーカスレンズ12および絞りユニット14を含む。被写体の光像は、このような部材を介してCCDイメージャ12に照射される。モード設定スイッチ60を"カメラ"側に切り換えると、システムコントローラ52はCPU42は、シグナルジェネレータ(SG)16、信号処理回路22、バンク切換回路36などを含む信号処理ブロックならびにビデオエンコーダ44、モニタ46などを含むエンコードブロックを起動する。

【0019】バンク切換回路36は、SG34から1/15秒毎に出力される垂直同期信号に応答してバンク切換信号を生成し、メモリ制御回路26に与える。垂直同期信号が1/15秒毎に出力されることで、バンク切換信号のレベルもまた、1/15秒毎に切り換わる。メモリ制御回路26は、このようなバンク切換信号によってアクセス先の画像バンクを特定する。つまり、SDRAM28は、図2に示すように表示画像エリアを有し、この表示画像エリアには画像バンク0および画像バンク1が形成されている。バンク切換信号がローレベルであれば、メモリ制御回路26は、書き込み先を画像バンク0と決定し、読み出し先を画像バンク1と決定する。逆にバンク切換信号がハイレベルであれば、メモリ制御回路26は、書き込み先を画像バンク1と決定し、読み出し先を画像バンク0と決定する。

【0020】一方、TG32は、SG34から出力される垂直同期信号および水平同期信号に基づいてタイミング信号を生成し、CCDイメージャ12をプログレッシブスキャン方式で駆動する。この結果、被写体のカメラ信号が1/15秒毎にCCDイメージャ12から出力される。出力されたカメラ信号は、CDS/AGC回路18で周知のノイズ除去およびレベル調整を施され、その後、A/D変換器16によってディジタル信号であるカメラデータに変換される。信号処理回路22は、A/D変換器16から出力されたカメラデータにYUV変換を施し、YUVデータを生成する。各フレームのカメラ信号が1/15秒毎に生成される結果、対応するYUVデータもまた1/15秒毎に生成される。信号処理回路22は、生成したYUVデータを書き込みリクエストとともにメモリ制御回路26に与える。

【0021】メモリ制御回路26は、書き込みリクエストに応答してYUVデータを取り込み、バンク切換信号に基づいて特定した画像バンクにこのYUVデータを書

き込む。各フレームのYUVデータが1/15秒毎に生成され、バンク切換信号のレベルが1/15秒毎に切り換わる結果、各フレームのYUVデータは画像バンク0および画像バンク1に交互に書き込まれる。なお、YUVデータはバス24aを介してメモリ制御回路26に与えられ、その後バス24bを介してSDRAM28に書き込まれる。

【0022】このようにして所望の画像バンクに書き込まれたYUVデータは、その後、ビデオエンコーダ44から出力された読み出しリクエストに基づいて、同じメモリ制御回路26によって読み出される。ビデオエンコーダ44は1/30秒毎に読み出しリクエストを発生し、メモリ制御回路26は、バンク切換信号に基づいて特定した画像バンクからYUVデータを2回繰り返し読み出す。YUVデータは、書き込みが行われていない画像バンクからインタレーススキャン方式で読み出され、バス24aを介してビデオエンコーダ44に与えられる。ビデオエンコーダ44は入力されたYUVデータをNTSCフォーマットのコンポジット画像信号に変換し、変換したコンポジット画像信号をモニタ46に与える。この結果、被写体の動画像(スルー画像)が、リアルタイムでモニタ画面に表示される。

【〇〇23】オペレータがシャッタボタン54を半押し状態にすると、システムコントローラ52は対応するキーステートデータをCPU42に与える。すると、CPU42はAF制御回路38およびAE制御回路40を能動化し、フォーカスおよび露光量を調整する。これによってフォーカスレンズ12が最適位置に移動し、絞り14が最適値にセットされる。なお、シャッタボタン58が半押し状態のとき、CPU42は、後述するBG(Back Ground)モードの起動処理や連続撮影できる最大枚数Nmaxの決定処理も行う。

【0024】シャッタボタン54が全押し状態となる と、システムコントローラ52は対応するキーステート データをCPU42に与える。するとCPU42は、垂 直同期信号に応答してバンク切換回路36を不能化する とともに、全押し時点で撮影された被写体像のYUVデ ータが生成されるのを待って信号処理回路22を不能化 する。一方、ビデオエンコーダ44は不能化されず、こ れまでと同様に読み出しリクエストをメモリ制御回路2 6に与え続ける。バンク切換が停止されたとき、メモリ 制御回路26は、アクセス先をたとえば画像バンク0に 統一する。このため、信号処理回路22から出力された YUVデータは画像バンクOに書き込まれ、ビデオエン コーダ44に与えるYUVデータは画像バンク0から読 み出される。この結果、同じYUVデータが繰り返しビ デオエンコーダ44に与えられ、モニタ46には対応す る静止画像(フリーズ画像)が表示される。なお、シャ ッタボタン58の全押し時点で撮影された被写体像のY UVデータを、以下の説明の便宜上、オリジナル画像デ

ータと定義する。

【0025】オリジナル画像データが画像バンク0に確保された後、CPU42はJPEGコーデック30に圧縮処理を命令する。JPEGコーデック30は、このような圧縮処理命令に応答して、オリジナル画像データの読み出しをメモリ制御回路26によって画像バンク0から読み出され、バス24aを介してJPEGコーデック30に与えられる。JPEGコーデック30は、入力されたオリジナル画像データからサムネイル画像データを生成し、オリジナル画像データおよびサムネイル画像データに個別に圧縮処理を施す。これによってオリジナル画像の圧縮データ(オリジナル圧縮データ)およびサムネイル画像の圧縮データ(サムネイル圧縮データ)が生成される。

【0026】JPEGコーデック30は、このようにして生成された圧縮データの書き込みをメモリ制御回路26にリクエストし、圧縮データはメモリ制御回路26によってSDRAM28に書き込まれる。SDRAM28には、図2に示すようにオリジナル画像エリアおよびサムネイル画像エリアが形成されており、オリジナル圧縮データおよびサムネイル圧縮データはそれぞれ、このようなオリジナル画像エリアおよびサムネイル画像エリアおよびサムネイル画像エリアおよびサムネイル画像エリアに書き込まれる。また、対応するヘッダデータがCPU42によって作成され、作成されたヘッダデータの書き込みがメモリ制御回路26にリクエストされる。この結果、ヘッダデータはメモリ制御回路26によって図2に示すヘッダエリアに書き込まれる。

【0027】このようにして、1枚分のオリジナル圧縮データ、サムネイル圧縮データおよびヘッダデータがSDRAM28に確保されると、CPU42は図4に示すような指示リスト42aを作成する。この指示リスト42aには、上述のオリジナル圧縮データ、サムネイル圧縮データおよびヘッダデータのアドレス情報およびサイズ情報が書き込まれる。SDRAM28に書き込まれたデータは、この指示リスト42aは、SDRAM28に書き込まれたプリジナル圧縮データ、サムネイル圧縮データおよびヘッダデータを管理する管理テーブルである。

【0028】CPU42は、以上のようなSDRAM28への書き込み処理と並行して、BGモード処理を実行し、SDRAM28に格納されたオリジナル圧縮データ、サムネイル圧縮データおよびヘッダデータをメモリカード48に記録する。このときCPU42は、上述の指示リスト42aを参照してSDRAM28からの読み出し処理を行い、読み出されたデータをメモリカード48に記録する。メモリカード48には、ヘッダ、サムネイル画像、オリジナル画像の順でデータが収納された画像ファイルが形成される。このときも、SDRAM28からのデータの読み出しは、メモリ制御回路26によっ

て行われる。

【0029】なお、メモリカード48は着脱可能であ り、装着時はインタフェース47を介してバス24aと 接続される。このため、CPU42は、メモリ制御回路 26によって読み出されたデータをバス24 aおよびイ ンタフェース47を介してメモリカード48に書き込 む。オリジナル画像エリアは20枚分のオリジナル圧縮 データを格納できる容量を持ち、サムネイル画像エリア およびヘッダエリアもまた、20枚分のサムネイル圧縮 データおよびヘッダデータを格納できる容量を持つ。さ らに、これらのデータのSDRAM28への書き込み処 理とSDRAM28からメモリカード48への記録処理 とが並行して行われる。このため、シャッタボタン58 の全押しが繰り返された場合、オリジナル画像データ、 サムネイル画像データおよびヘッダデータは、オリジナ ル画像エリア、サムネイル画像エリアおよびヘッダエリ アに循環的に書き込まれ、かつこれらのエリアから循環 的に読み出される。

【0030】なお、CPU42は、以上のようなSDR AM28への書き込み処理およびメモリカード48への記録処理の他に、メモリカード48の残容量の予測処理,予測結果に基づく残枚数の算出処理,残枚数の表示の更新処理なども行う。また、メモリ制御回路26には、信号処理回路22,ビデオエンコーダ44,JPEGコーデック30およびCPU42のそれぞれからリクエストが入力される。このため、メモリ制御回路26はそれぞれのリクエストを調停しながらSDRAM28にアクセスする。

【0031】システムコントローラ52は、具体的には 図5に示すフロー図を処理する。一方、CPU42は、図6~図16に示すフロー図および図17および図18 に示すフロー図を並行して処理する。つまり、CPU42はμiTRONのようなマルチタスクOS(リアルタイムOS)が搭載されたマルチタスクCPUであり、図6~図16に示す書き込み処理および図17および図18に示す記録処理は、互いに並行して実行される。

【0032】まず、図5を参照して、システムコントローラ52の処理を説明する。システムコントローラ52は、まずステップS1でシステムフラグfsysをセットし、ステップS3で図3に示すレジスタ52aの全てのビットをリセットする。レジスタ52aの第0ビットはシャッタボタン58が半押し状態かどうかを示し、第1ビットはシャッタボタン58が全押し状態かどうかを示し、そして第2ビットはモード切換スイッチ60がカメラ側にあるか再生側にあるかを示す。システムコントローラ52は、このようなレジスタ52aをまず初期状態にセットする。

【0033】システムコントローラ52は続いてステップS4に進み、キースキャンによってシャッタボタン58およびモード切換スイッチ60の状態を検出する。そ

して、ステップS 5でキーの状態に変化があったかどうかを判別する。状態に変化がなければ、CPU42はステップS 7に進み、システムフラグ f_{SYS} の状態を判別する。システムフラグ f_{SYS} がセット状態であればステップS 4 に戻り、システムフラグ f_{SYS} がリセット状態であれば、ステップS 9 で CPU42 から何らかの入力があったかどうかを判別する。ここでNOであれば上述と同様にステップS 4 に戻るが、YES であれば、ステップS 11, S13 およびS 15 で入力信号の内容を判別する。

【0034】入力信号がキーステートデータの送信リクエストであれば、システムコントローラ52はステップ S11でYESと判断し、ステップ S27でレジスタ52 aに格納されたキーステートデータを CPU42に送信する。そして、ステップ S29でシステムフラグ f SYS をリセットしてからステップ S4に戻る。入力信号がキーステートのリセットリクエストであれば、システムコントローラ52はステップ S13 で YES と判断し、ステップ S3 に戻る。入力信号が処理終了通知であれば、システムコントローラ52はステップ S15 で YS15 に YS15 で YS15 に YS15 で YS15 で YS15 に YS15 に YS15 で YS15 に YS15 に YS15 で YS15 に YS15

【0035】ステップS5でシャッタボタン58またはモード設定スイッチ60の状態が変化したと判断されると、システムコントローラ52はステップS19に進み、レジスタ52aの対応するビットをセットする。たとえばシャッタボタン58が半押し状態となると、システムコントローラ52はレジスタ52aの第0ビットを"1"とする。その後、ステップS21でシステムフラグ f_{SYS} がセットされているかどうか判別し、NOであればステップS4に戻るが、YESであればステップS21に進む。

【0036】ステップS23ではバッテリ54の残量を検出し、ステップS25では検出した残量データをレジスタ56に格納する。続いて、ステップS27でレジスタ52gに格納されたキーステートデータをCPU42に送信し、ステップS29でシステムフラグfsysをリセットし、ステップS4に戻る。システムフラグfsysのセット状態はシステムコントローラ52に主導権があることを示し、リセット状態はCPU42に主導権があることを示す。ステップS1でシステムフラグfsysがセットされるため、電源投入直後はシステムコントーラ52が主導権をとり、ステップS27で現時点のキーステートデータをCPU42に送信する。システムフラグfsysはキーステートデータの送信完了後にリセットされ、これによって主導権がCPU42に移る。

【0037】主導権がCPU42に移っている間でも、 システムコントローラ52は所定タイミングでキースキャンを行い、変化があればレジスタ52のキーステート データを更新する。キーステートに変化がなければ、システムコントローラ52はCPU42からの入力を待ち、キーステートデータの送信リクエストが与えられたときに、現時点のキーステートデータを送信する。このため、CPU42が所定の処理を行っている最中のキー操作は、キーステートデータの送信リクエストが与えられる毎に有効となる。送信されるキーステートデータは、送信リクエスト入力時点のキーステートに対応する。

【0038】CPU42から処理終了通知が出力される と、システムコントローラ52はシステムフラグfsvs をセットし、主導権を再度獲得する。但し、システムフ ラグfsys がセットされた直後にレジスタ52aがリセ ットされ、これ以降に改めて行われたシャッタ操作が有 効となる。次に、図6を参照してCPU42の処理につ いて説明する。CPU42は、まずステップS51で図 11に示すサブルーチンを処理する。 具体的には、ステ ップS5101でBGフラグf_{BG}をリセットする。次 に、ステップS5103でオリジナル圧縮データの書き 込みアドレスVwaおよび読み出しアドレスVRAを図2に 示すオリジナル画像エリアの開始アドレスVsaにセット し、サムネイル圧縮データの書き込みアドレスSพаおよ び読み出しアドレスSRAをサムネイル画像エリアの開始 アドレスS_{sa}にセットし、そしてヘッダデータの書き込 みアドレス Hwa および読み出しアドレス Hra をヘッダエ リアの開始アドレスHSAにセットする。さらに、ステ ップS5105でシャッタボタン58の全押し時刻を示 す時刻データRrimeをリセットする。続いて、ステップ S5107でメモリカード48の残容量を検出し、ステ ップS5109でメモリカード58に記録できる画像の 枚数を数1に従って算出する。

[0039]

【数1】 $\gamma = REM_{SIZE}/F_{MAXSIZE}$

γ:残枚数

REMsize:残容量

FMAXSIZE :画像ファイルの最大サイズ

CPU42はその後、算出された残枚数のキャラクタをステップS5111でモニタ46にOSD表示し、図6に示すステップS51に復帰する。なお、残枚数のキャラクタは、図示しないキャラクタジェネレータを制御することによって表示される。

【0040】CPU42は続いて、ステップS53でシステムコントローラ52からキーステートデータが入力されたかどうかを判断する。ここでYESであればステップS55に進み、オペレータが希望するモードがカメラモードおよび再生モードのいずれであるかをこのキーステートデータから判断する。そして、希望するモードが再生モードであれば、ステップS55でNOと判断し、ステップS57で再生処理を実行する。処理を終えると、CPU42はステップS59で終了通知をシステ

ムコントローラ42に出力し、ステップS53に戻る。 【0041】一方、希望するモードがカメラモードであれば、CPU42はステップS61でカメラモードを起動する。つまり、上述の信号処理ブロックおよびエンコードブロックを起動する。この結果、被写体のスルー画像がモニタ46に表示される。CPU42はその後、ステップS63で終了通知をシステムコントローラ52に出力し、ステップS65でキーステートデータの入力を待つ。

【0042】システムコントローラ52からキーステートデータが入力されると、CPU42は、ステップS67およびS69のそれぞれで、オペレータによって行われたキー操作がモード変更であるかどうか、およびシャッタボタン58の半押しであるかどうかを判断する。キー操作がモード変更であれば、CPU42はステップS67からステップS57に進み、キー操作がシャッタボタン58の半押しであればステップS69からステップS71に進む。

【0043】なお、ディジタルカメラ10にはカメラモードに関係しないカーソルキー(図示せず)も設けられ、レジスタ52aはカーソルキーに対応するビットデータも保持する。キーステートデータの入力がこのようなカーソルキーの操作に基づく場合、CPU42はステップS69からステップS63に戻る。ステップS71では、BGフラグ f_{BG} がセットされているかどうか判断する。BGフラグ f_{BG} は上述のステップS5101でリセットされるため、1回目のステップS71の処理ではNOと判断される。すると、CPU42はステップS73では f_{BG} をセットし、そしてステップS77に進む。ステップS71の処理でYESと判断された場合、CPU42はそのままステップS77に進む。

【0044】ステップS77では、図12に示すサブル ーチンによって連続撮影が可能な最大枚数NMAXを決 定する。つまり、ステップS7701~S7711のそ れぞれで、バッテリ54の残量が満杯時の何パーセント であるか判別する。判別には、レジスタ56に保持され たバッテリ残量データを用いる。残量が0%~10%で あれば、ステップS7713で最大枚数N_{MAX} = Oと決 定し、ステップS63に戻る。残量が10%~25%で あればステップS7715で最大枚数Nmax =1と決定 し、残量が25%~40%であればステップS7717 で最大枚数N_{MAX} = 6と決定し、残量が40%~60% であればステップS7719で最大枚数N_{MAX} =12と 決定する。残量が60%~75%であればステップS7 721で最大枚数 N_{MAX} = 18 と決定し、残量が 75% ~95%であればステップS7723で最大枚数Nmax =36と決定し、残量が95%~100%であればステ ップS7725で最大枚数Nmax =48と決定する。ス テップS7715~S7725のいずれの処理を経たと

きでも、CPU42は図7に示すステップS77に復帰する。

【0045】CPU42は続いてステップS79に進み、時計回路50から検出した現在時刻を時刻データC11MEにセットする。ステップS81では、時刻データC11MEと時刻データR11MEの時間差 " R_{11ME} — C_{11ME} "を算出し、算出された時間差が1.2秒をこえているかどうか判断する。ここでNOであればそのままステップS85に進むが、YESであれば、ステップS83でフォーカスおよび絞り量を調整してからステップS85に進む。" R_{11ME} — C_{11ME} "は、前回のシャッタボタン58の全押し時刻とその後のシャッタボタン58の半押し時刻との差分を意味する。この時間差が短ければ、被写体は大きく変化しておらず、フォーカスおよび露光量を再度調整する必要性はあまりない。このため、この時間差に応じてステップS83の処理をジャンプするようにしている。

【0046】ステップS85では、システムコントローラ52に対してキーステートデータの送信をリクエストする。これに応じてキーステートデータが入力されると、CPU42は、このデータに基づいてシャッタボタン58が全押しされたかどうか判断する。オペレータがシャッタボタン58の半押し状態を続けていたり、半押しの後シャッタボタン58から指を離した場合、CPU42はこのステップでNOと判断し、ステップS63に戻る。

【0047】一方、オペレータがシャッタボタン58を半押し状態から全押しに変更すれば、CPU42はステップS88以降の処理を実行し、全押し時点の被写体像をメモリカード58に記録する。具体的には、まずステップS88で垂直同期信号が入力されたかどうか判断し、YESとの判断結果が得られたときにステップS89でバンク切換動作を停止させる。このように垂直同期信号に応答してバンク切換を停止させることで、フリーズ画像の出力時に有効となる画像バンクは最適タイミングで特定される。CPU42は次にステップS91で、現在時刻つまり全押し時点の時刻を時計回路50から検出し、検出した時刻を時刻データRIIMEにセットする。続いて、ステップS93でシステムコントローラ52にキーステートデータのリセットをリクエストする。

【0048】ステップS95ではJPEGコーデック30に初期圧縮率による画像圧縮を命令し、続くステップS97ではオリジナル画像データがSDRAM28の画像バンク0に格納された時点で信号処理回路22を不能化する。ステップS97の処理は、オリジナル画像データが生成されるまで信号処理回路22を能動化することを意味する。シャッタボタン58が全押しされた場合、対応するYUVデータに圧縮などの処理を施す必要性が生じる一方、これ以降に得られるYUVデータは必要ではない。このため、全押しとの判別結果が得られた後の

所定期間だけ信号処理回路22を能動化し続け、オリジ ナル画像データが得られた時点で信号処理回路22を不 能化する。

【0049】JPEGコーデック30は、画像圧縮命令に応答して、オリジナル画像データの読み出しをメモリ制御回路26にリクエストする。このため、オリジナル画像データがメモリ制御回路26によって画像バンク0から読み出され、JPEGコーデック30に与えられる。JPEGコーデック30は、このようなオリジナル画像データを初期圧縮率で圧縮する。圧縮処理が終了すると、JPEGコーデック30は、生成されたオリジナル圧縮データのデータサイズおよび圧縮処理の終了信号をCPU42に与える。

【0050】CPU42は、終了信号が入力されたときステップS99でYESと判断する。するとCPU42は、ステップS101で上述のデータサイズおよび初期圧縮率に基づいて最適圧縮率を算出する。この最適圧縮率は、オリジナル圧縮データを所定のデータサイズ(記録可能最大サイズ)以下に抑えることができる圧縮率である。

【0051】ステップS103では、このようにして得られた最適圧縮率での圧縮ならびに圧縮データのSDRAM28への書き込みをJPEGコーデック30に命令する。このとき、CPU42は、圧縮のために最適圧縮率を、SDRAM28への書き込みのために上述の書き込みアドレスVwaおよびSwaを、JPEGコーデック30に与える。

【0052】JPEGコーデック30は、オリジナル画像データを最適圧縮率で圧縮し、オリジナル圧縮データを生成する。JPEGコーデック30はまた、オリジナル画像データからサムネイル画像データを作成し、サムネイル画像データも最適圧縮率で圧縮する。そして、これらの圧縮データの書き込みリクエストを、書き込みアドレス V_{WA} および S_{WA} とともにメモリ制御回路26に与える。この結果、オリジナル圧縮データがオリジナル画像エリア内に位置する書き込みアドレス V_{WA} 以降に書き込まれ、サムネイル圧縮データがサムネイル画像エリア内に位置する書き込みアドレス V_{WA} 以降に書き込まれ、カムネイル圧縮データがサムネイル画像エリア内に位置する書き込みアドレス V_{WA} 以降に書き込まれ

【0053】JPEGコーデック30は、圧縮処理が終了したときに、終了信号ならびにオリジナル圧縮データのデータサイズ V_{SIZE} およびサムネイル圧縮データのデータサイズ S_{SIZE} をCPU42に与える。CPU42は、終了信号が与えられたときにステップS105でYESと判断し、続くステップS106で上述のデータサイズ V_{SIZE} および S_{SIZE} を取得する。ステップS107では、数2に従って書き込みアドレス V_{WA} および S_{WA} を更新する。

[0054]

【数2】 Vwa=Vwa+VsizE

 $S_{WA} = S_{WA} + S_{SIZE}$

このため、次回のシャッタボタン58の全押しに基づく オリジナル圧縮データおよびサムネイル圧縮データは、 現オリジナル圧縮データおよび現サムネイル圧縮データ に続いて書き込まれる。

【0055】CPU42はその後ステップS108に進み、現オリジナル圧縮データおよび現サムネイル圧縮データに対応するヘッダデータを作成する。ステップS109では、このようなヘッダデータの書き込みリクエストを書き込みアドレスHWAとともにメモリ制御回路26に与える。メモリ制御回路26は、入力されたヘッダデータをSDRAM28の書き込みアドレスHWA以降に書き込む。CPU42は、ステップS109で書き込みリクエストを出力した後、ステップS110で数3に従って書き込みアドレスHWAを更新する。

[0056]

【数3】Hwa=Hwa+HsizE

この結果、次回の全押し操作に基づいて生成されるヘッダデータも、現ヘッダデータに続いて格納される。数2によって更新された書き込みアドレス以降に記録可能最大サイズ以上の空きエリアがなければ、次回の全押し操作によって得られるオリジナル圧縮データをオリジナル画像エリアに連続して書き込むことはできない。このためCPU42は、ステップS111で数4の条件が満たされるかどうかを判別する。

[0057]

【数4】 $V_{WA} + V_{MAXSIZE} > V_{EA}$

V_{MAXSIZE} :オリジナル圧縮データの記録可能最大サイ ズ

 V_{EA} : オリジナル画像エリアの末尾アドレスこの条件を満たせば、次回のオリジナル圧縮データを現書き込みアドレス V_{WA} 判以降に連続的に書き込むことができる。この場合、C P U 4 2 はそのままステップS 1 1 3 に進む。一方、数 3 の条件が満たされなければ、ステップS 1 1 2 で書き込みアドレス V_{WA} , S_{WA} およびHWA を開始アドレス V_{SA} , S_{SA} および H_{SA} にセットしてからステップS 1 1 3 に進む。この結果、オリジナル圧縮データ,サムネイル圧縮データおよびヘッダデータのいずれについても連続性が保証される。また、互いに関連するオリジナル圧縮データ,サムネイル圧縮データおよびヘッダデータの書き込み位置は、同じ要領でかつ循環的に更新される。

【0058】ステップS113では、図13~図15に示すサブルーチンを処理し、図4に示す指示リスト42 aを作成する。CPU42は、まずステップS1110 1でヘッダデータの読み出しアドレス H_{RA} およびヘッダデータのデータサイズ H_{SIZE} を図4に示す指示リスト4 2 aに書き込む。具体的には、メール書き込み番号 W_N と同じ値のメール番号を検出し、検出したメール番号に対応する位置に読み出しアドレス H_{RA} およびデータサイ

 XH_{SIZE} を書き込む。読み出しアドレス H_{RA} は図11c 示すステップS5103で初期化され、メール書き込み番号 W_N は図17c 示すステップS201でリセットされ、そしてデータサイズ H_{SIZE} は予め決まっている。このため、1回目のステップS11101の処理では、 $W_N=0$ に対応する位置に読み出しアドレス H_{RA} ($=H_{SA}$)および所定のデータサイズ H_{SIZE} が書き込まれる。

【0059】CPU42はその後、ステップS11103でメール書き込み番号 W_N およびカウント値mをインクリメントし、ステップS11105で現メール書き込み番号 W_N をメール番号の最大値 "L-1" と比較する。 "L-1"は、たとえば "1999"である。ここで $W_N \le L-1$ であれば、そのままステップS11109に進むが、 $W_N > L-1$ であれば、ステップS11107でメール書き込み番号 W_N をリセットしてからステップS11109に進む。

【0060】ステップS11109では、カウント値mを "L-1" と比較する。カウント値mは、指示リスト42aにおける未処理のアドレスの数を示し、SDRAM28に書き込まれかつ未だ読み出されていないデータ量を意味する。このようなカウント値mは、通常、m \leq L-1の条件を満たし、ステップS11109ではYESと判断される。このとき、CPU42はステップS11113で数5に従って読み出しアドレス H_{RA} を更新し、その後ステップS11115に進む。

[0061]

【数5】H_{RA}=H_{RA}+H_{SIZE}

なお、BGモード処理が異常に遅いためにカウント値mのインクリメント速度がディクリメント速度を大きく上回る場合にm>L-1となり、ステップS11109でYESと判断される。このとき、CPU42は、ステップS11111でエラー処理を行い、書き込み処理を強制終了する。

【0062】ステップS11115では、サムネイル圧縮データの読み出しアドレス S_{RA} およびサムネイル圧縮データのデータサイズ S_{SIZE} をメール書き込み番号 W_N に対応付けて指示リスト42aに書き込む。CPU42は続いて、ステップS11117~S11123で上述のステップS11103~S11109と同様の処理を行う。そして、ステップS11123でYESのときにステップS11125で数6に従って読み出しアドレス S_{RA} を更新する。

[0063]

【数6】 $S_{RA} = S_{RA} + S_{SIZE}$

CPU42はその後ステップS11127に進み、オリジナル圧縮データの読み出しアドレス V_{RA} およびオリジナル圧縮データのデータサイズ V_{SIZE} を指示リスト42aのメール書き込み番号 W_N に対応する位置に書き込

む。そして、ステップS11129~S11135でステップS11103~S11109と同様の処理を行う。ステップS11135でNOと判断されれば、CPU42は、ステップS11137で数7に従って読み出しアドレス V_{RA} を更新する。

[0064]

【数7】 $V_{RA} = V_{RA} + V_{SIZE}$

このようにして、互いに関連するヘッダデータ、サムネイル圧縮データおよびオリジナル圧縮データのアドレス情報ならびにサイズ情報が、この順序で指示リスト42 aに書き込まれる。CPU42はその後、ステップS11139に進み、上述のステップS112と同様の理由で、数8の条件が満たされるかどうかを判別する。

[0065]

【数8】 V_{RA} + V_{MAXSIZE} > V_{EA}

そして、YESであればそのまま図9に示すステップS 113に復帰するが、NOであれば、ステップS 111 41で読み出しアドレス V_{RA} , S_{RA} および H_{RA} を開始アドレス V_{SA} , S_{SA} および H_{SA} にセットしてからステップ S113 に復帰する。

【0066】ステップS114では、連続撮影が可能な 最大枚数N_{MAX} をディクリメントし、続くステップS1 15では、信号処理回路22を能動化する。この結果、 スルー画像がモニタ46に表示される。但し、バンク切 換は未だ停止されたままであり、YUVデータの書き込 みおよび読み出しは画像バンクOに対して行われる。C PU42は続いて、ステップS117で数9を演算し、 メモリカード48の残容量を予測する。つまり、上述の ステップS106で取得したデータサイズSstzgおよび V_{SIZE}、予め決まっているデータサイズH_{SIZE}およびク ラスタサイズCsizeを残容量REMsizeから減算する。 なお、画像ファイルはFAT (File Allocation Table) 方式でメモリカード48に記録され、1つの画像フ ァイルを記録する毎にクラスタサイズCsizeに相当する 容量が消費される。このため、数9の演算にクラスタサ イズCsizeが加味される。

[0067]

【数9】REM_{SIZE}=REM_{SIZE}- ($H_{SIZE}+S_{SIZE}+V_{SIZE}+S_{SIZE}$)

C_{SIZE}: クラスタサイズ

CPU42はまたステップS119で上述の数1を演算し、数8によって得られた残容量の予測値に基づいて残枚数を算出する。残枚数が算出されると、CPU42はステップS121に進み、モニタ46に表示される残枚数を更新する。

【0068】続くステップS123では、算出された残 枚数が"1"よりも大きいかどうか判断する。ここで残 枚数≦1であれば、CPU42はNOと判断し、ステッ プS135でBGフラグf_{BG}をリセットする。さらに、 ステップS137で図17および図18に示すBGモー

ド処理が終了されたかどうか判断し、YESとの判断結 果が得られたときにステップS141に進む。このステ ップでは、図16に示すサブルーチンを処理する。まず ステップS14101で書き込みアドレスVua, Suaお よびHuaを開始アドレスVsa、SsaおよびHsaにそれぞ れセットし、次に、ステップS14103でメモリカー ド48に実際にアクセスして残容量を検出する。さら に、ステップS14105で上述の数1に従って残枚数 を算出し、ステップS14107でこの残枚数をモニタ 46に表示する。そして、図10に示すステップS14 1に復帰する。CPU42はその後、ステップS143 で垂直同期信号が入力されたか判断する。そして、YE Sとの判断結果が得られたときにステップS143でバ ンク切換動作を再開し、その後ステップS63に戻る。 【0069】この結果、残枚数≤1であれば、ステップ S137の処理が繰り返され、実質的にBGモード処理 だけが実行される。これによってオリジナル画像エリ ア、サムネイル画像エリアおよびヘッダエリアに格納さ れた全てのデータがメモリカード48に記録されると、 バンク切換動作が再開され、シャッタボタン58の操作 が有効になる。

【0070】一方、ステップS123で残枚数>1と判断されると、CPU42は、ステップS125でカウント値mを所定値 m_A (=50)と比較し、ステップS127でカウント値mを所定値 m_B (=55)と比較する。上述のように、カウント値mは指示リスト42aにおける未処理のアドレスの数を示し、SDRAM28から読み出されていないデータ量に関連する。オリジナル画像エリア、サムネイル画像エリアおよびヘッダエリアは20枚分のデータに相当する容量しか持たず、カウント値m=60はこれらのエリアが満杯であることを意味する。このため、カウント値mを所定値 m_A および m_B と比較し、比較結果に応じて処理方法を切り換えている。

【0071】具体的に説明すると、m>55であれば、 SDRAM28の残容量はわずかである。このとき、C PU42はステップS127でYESと判断し、ステッ プS135に移行する。この結果、BGモード処理が完 了し、バンク切換動作が再開されるまで、書き込み処理 が中断される。50<m≤55であれば、SDRAM2 8の残容量は十分とは言えないが、SDRAM28のデ ータを一掃しなければならないほど事態が切迫している 訳ではない。このとき、CPU42はステップS143 に移行し、バンク切換動作を再開してからステップS6 3に戻る。バンク切換動作は垂直同期信号に応答して再 開されるため、垂直同期信号の入力を待つ間、書き込み 処理が中断され、BGモード処理が集中的に実行され る。この結果、SDRAM28の残容量が拡大される。 【0072】m≤m, であれば、CPU42はSDRA M28に十分な残容量が存在すると判断し、ステップS

129で最大枚数N_{MAX} を "O" と比較する。ここでN max > 0 であれば、連続撮影の余地が残っている。この ときCPU42は、ステップS131でキーステートデ ータの送信をシステムコントローラ52にリクエスト し、ステップS133でシャッタボタン58が全押しさ れたかどうかをキーステートデータから判断する。そし て、YESであれば、ステップS91に戻る。つまり、 ステップS131でシステムコントローラ52にリクエ ストを発した時点でシャッタボタン58が全押しされて いれば、CPU42はオペレータが速いタイミングでの 撮影を望んでいると判断し、ステップS63ではなくス テップS91に戻る。Nmax ≤0であったり、Nmax > 0であってもシャッタボタン58が全押しされてなけれ ば、CPU42はステップS143に移行する。CPU 42は、バンク切換動作を再開してから、ステップS6 3に戻る。

【0073】シャッタボタン58の操作タイミングによって、処理の流れは次のように変化する。実際には、ステップS87からステップS133までに0.8秒程度かかり、この程度の時間間隔でシャッタボタン58が全押しされれば、ステップS63~S89の処理がジャンプされる。一方、上述のように、時間差 "R_{TIME} - C TIME"が1.2秒以下であればステップS83の処理がジャンプされる。したがって、0.8秒間隔でシャッタボタン58の全押しが行われれば、ステップS91以降の処理が繰り返される。これに対して、全押しの後1.2秒以内に半押しされ、かつ半押しの後の全押しが前回の全押しから0.8秒以上経過していれば、ステップS83の処理だけがジャンプされる。全押しされてから半押しされるまでに1.2秒以上かかったときは、ステップS83の処理が実行される。

【0074】図17を参照して、BGモード処理を説明する。CPU42は、まずステップS201でメール書き込み番号 W_N ,メール読み出し番号 R_N およびカウント値mをリセットする。次に、ステップS203およびS205で、カウント値mが "0" よりも大きいかどうか、およびBGフラグ f_{BG} がリセットされているかどうかを判断する。m>0であればステップS203からステップS207に進み、 $m\le0$ でかつBGフラグ f_{BG} がセット状態であればステップS205に進み、そして $m\le0$ でかつBGフラグ f_{BG} がリセット状態であれば処理を終了する。

【0075】カウント値mはステップS201でリセットされるが、ステップS113の指示リスト作成処理によってインクリメントされる。これによってm>0となり、ステップS203でYESと判断される。すると、CPU42はステップS207でファイルポインタFPをメール読み出し番号 R_N に対応する読み出し開始アドレスにセットし、カウント値Sをメール読み出し番号 R_N に対応する。上述のステッ

プS113では、図4に示すような指示リスト32aが作成される。図4によれば、読み出し開始アドレスならびにバイト数で表されるデータサイズが、各メール番号に対応付けられる。ステップS207およびS209では、現メール読み出し番号 R_N と同じ値を持つメール番号を検出し、検出したメール番号に対応する読み出し開始アドレスおよびデータサイズを読み出す。そして、読み出されたアドレスデータおよびサイズデータをファイルポインタFPおよびカウント値Sにそれぞれセットする。

【0076】CPU42は続いて、ステップS211で SDRAM28へのアクセスが可能かどうか判断する。 シャッタボタン58が押されている期間、メモリ制御回路26は、複数の回路からリクエストを受け、これらのリクエストを調停しながらSDRAM28にアクセスする。このため、ステップS211では、読み出しリクエストをファイルポインタFPが持つアドレスデータとともにメモリ制御回路26に出力する。メモリ制御回路26は、このような読み出しリクエストを処理するとき、まず許可信号をCPU42に出力し、次にファイルポインタFPのアドレスデータに従ってSDRAM28から1バイト分のデータを読み出す。読み出された1バイトのデータは、許可信号に続いてCPU42に与えられる。

【0077】CPU42は、メモリ制御回路26から許可信号が返ってきたときにステップS211でYESと判断し、続いて入力される1バイトのデータをステップS213でメモリカード48に記録する。その後、ステップS215およびS217でファイルポインタFPおよびカウント値Sを更新する。つまり、ファイルポインタFPおよびカウント値Sをディクリメントし、カウント値Sをディクリメントする。ステップS219ではカウント値Sを"0"と比較し、S>0であればステップS211に戻る。この結果、現メール読み出し番号 R_N に対応するデータが全てメモリカード48に記録されるまで、ステップS211~S219の処理が繰り返される

【0078】カウント値Sが "0"となると、CPU42は、現メール読み出し番号 R_N に対応するデータの読み出し処理が完了したと判断し、ステップS221でカウント値mをディクリメントする。カウント値mは、指示リスト作成処理によってインクリメントされ、このステップでディクリメントされる。CPU42はその後、ステップS223でメール読み出し番号 R_N を "L-1"と比較する。そして、 $R_N \leq L-1$ であれば、ステップS225でメール読み出し番号 R_N を "L-1"を比較する。そして、 $R_N > L-1$ であれば、ステップS225でメール読み出し番号 R_N を リセットしてからステップS229に進む。この結果、メール読み出し番号 R_N も循環的に更新される。ステッ

プS229では、カウント値mを "L-1" と比較する。通常、カウント値mが "L-1" を超えることはなく、CPU42はこのステップでNOと判断してステップS203に戻る。この結果、上述のステップS203~S229の処理が繰り返され、SDRAM28のヘッダエリア, サムネイル画像エリアおよびオリジナル画像エリアおよびに格納されたデータが、メモリカード36に順次記録されていく。一方、カウント値mが "L-1" を超えてしまったときは、ステップS229でYESと判断し、ステップS231のエラー処理を経てBGモード処理を強制的に終了する。

【0079】この実施例によれば、CPUにマルチタスクOSが搭載され、SDRAMへの書き込み処理とメモリカードへの記録処理とが同時に行われる。このため、シャッタボタンの操作によって被写体像が撮影されてから対応する画像データがメモリカードに記録されるまでの時間を短縮できる。換言すれば、シャッタボタンの操作間隔つまり撮影間隔を短縮できる。

【0080】また、オリジナル圧縮データ、サムネイル 圧縮データおよびヘッダデータは、SDRAMのオリジ ナル画像エリア、サムネイル画像エリアおよびヘッダエ リアに循環的に書き込まれ、記録処理が完了していない データ量が所定値を超えると、書き込み処理が中断され る。書き込み処理は、記録処理によって空き容量が確保 されたときに再開される。このため、SDRAMへのア クセス処理が破綻することはない。

【0081】さらに、メモリカードの残容量は1回の撮影によって得られるデータのデータ量に基づいて求められる。つまり、残容量は、メモリカードに実際にアクセスすることなく求められる。このため、残容量の検出に要する時間を短縮することができる。さらにまた、シャッタボタンの全押しタイミングに応じて、半押し時に行われるAF制御処理およびAE制御処理がジャンプされる。このため、今回の全押しによって撮影される被写体像がメモリカードに記録されるまでの時間を短縮できる。

【0082】なお、この実施例では、図10から分かるように、書き込み処理を中断するかどうかをカウント値 mから判断するようにしている。つまり、カウント値mが所定値を超えたとき、BGモードが終了するまで、または垂直同期信号が入力されるまで、書き込み処理を中断している。このような判断手法は、この実施例のように静止画像を撮影する場合だけでなく、複数の静止画像からなる動画像を撮影する場合にも適用できる。

【図面の簡単な説明】

- 【図1】この発明の1実施例を示すブロック図である。
- 【図2】SDRAMを示す図解図である。
- 【図3】システムコントローラに設けられたレジスタを示す図解図である。
- 【図4】指示リストを示す図解図である。

【図5】図1実施例の動作の一部を示すフロー図であ る

【図6】図1実施例の動作の他の一部を示すフロー図である。

【図7】図1実施例の動作のその一部を示すフロー図である。

【図8】図1実施例の動作のさらにその他の一部を示す フロー図である。

【図9】図1実施例の動作の他の一部を示すフロー図である。

【図10】図1実施例の動作のその他の一部を示すフロー図である。

【図11】図1実施例の動作のさらにその他の一部を示すフロー図である。

【図12】図1実施例の動作の他の一部を示すフロー図である。

【図13】図1実施例の動作のその他の一部を示すフロー図である。

【図14】図1実施例の動作のさらにその他の一部を示

すフロー図である。

【図15】図1実施例の動作の他の一部を示すフロー図である。

【図16】図1実施例の動作のその他の一部を示すフロー図である。

【図17】図1実施例の動作のさらにその他の一部を示すフロー図である。

【図18】図1実施例の動作の他の一部を示すフロー図である。

【符号の説明】

10 …ディジタルカメラ

22 …信号処理回路

26 …メモリ制御回路

28 ···SDRAM

30 …JPEGコーデック


42 ...CPU

44 …ビデオエンコーダ

48 …メモリカード


【図1】


【図2】





【図3】


<u>52a</u>











フロントページの続き

(51) Int. Cl. 7 H O 4 N 5/92 識別記号

FI HO4N 5/92 テーマコード(参考)

Η